ТМС320ВЦ5509АЗАИ Процесори и контролери дигиталног сигнала – ДСП, ДСЦ дигитални процесор сигнала са фиксном тачком 179-НФБГА -40 до 85

Кратак опис:

Произвођачи: Текас Инструментс
Категорија производа:Процесори и контролери дигиталног сигнала – ДСП, ДСЦ
Лист са подацима:ТМС320ВЦ5509АЗАИ
Опис: ДСП – Процесори и контролери дигиталног сигнала
РоХС статус: РоХС Цомплиант


Детаљи о производу

Карактеристике

Апликације

Ознаке производа

♠ Опис производа

Атрибут производа Вредност атрибута
Произвођач: Текас Инструментс
Производ Категорија: Процесори и контролери дигиталног сигнала - ДСП, ДСЦ
РоХС: Детаљи
производ: ДСП
Серија: ТМС320ВЦ5509А
Стил монтаже: СМД/СМТ
Пакет/футрола: НФБГА-179
Језгро: Ц55к
Број језгара: 1 Цоре
Максимална тактна фреквенција: 200 МХз
Л1 кеш меморија инструкција: -
Л1 кеш меморија података: -
Величина програмске меморије: 64 кБ
Величина РАМ-а података: 256 кБ
Радни напон напајања: 1,6 В
Минимална радна температура: - 40 Ц
Максимална радна температура: + 85 Ц
Паковање: Послужавник
Марка: Текас Инструментс
Тип инструкције: Фиксна тачка
Тип интерфејса: И2Ц
Осетљиво на влагу: да
Врста производа: ДСП - Процесори и контролери дигиталног сигнала
Фабричка количина паковања: 160
поткатегорија: Уграђени процесори и контролери
Напон напајања - Макс: 1,65 В
Напон напајања - Мин: 1,55 В
Ватцхдог тајмери: Ватцхдог Тимер

♠ ТМС320ВЦ5509А Дигитални сигнални процесор са фиксном тачком

ТМС320ВЦ5509А дигитални сигнални процесор са фиксном тачком (ДСП) је заснован на језгру процесора ТМС320Ц55к ДСП генерације.Ц55к™ ДСП архитектура постиже високе перформансе и малу снагу кроз повећани паралелизам и потпуни фокус на смањење расипање енергије.ЦПУ подржава структуру интерне магистрале која се састоји од једне програмске магистрале, три магистрале за читање података, две магистрале за уписивање података и додатних магистрала намењених периферији и ДМА активности.Ове магистрале пружају могућност обављања до три читања података и два уписивања података у једном циклусу.Паралелно, ДМА контролер може да изврши до два преноса података по циклусу независно од активности ЦПУ-а.

Ц55к ЦПУ обезбеђује две јединице за множење и акумулацију (МАЦ), од којих је свака способна за 17-битно к 17-битно множење у једном циклусу.Централну 40-битну аритметичку/логичку јединицу (АЛУ) подржава додатни 16-битни АЛУ.Коришћење АЛУ-а је под контролом скупа инструкција, пружајући могућност оптимизације паралелне активности и потрошње енергије.Овим ресурсима се управља у јединици адресе (АУ) и јединици података (ДУ) Ц55к ЦПУ-а.

Ц55к ДСП генерација подржава скуп инструкција променљиве ширине бајта за побољшану густину кода.Јединица инструкција (ИУ) изводи 32-битна преузимања програма из интерне или екстерне меморије и ставља у ред инструкције за програмску јединицу (ПУ).Програмска јединица декодира упутства, усмерава задатке на АУ и ДУ ресурсе и управља потпуно заштићеним цевоводом.Могућност предиктивног гранања избегава испирање цевовода при извршавању условних инструкција.

Улазне и излазне функције опште намене и 10-битни А/Д обезбеђују довољно пинова за статус, прекиде и бит И/О за ЛЦД екране, тастатуре и медијске интерфејсе.Паралелни интерфејс ради у два режима, или као подређени микроконтролеру који користи ХПИ порт или као паралелни медијски интерфејс користећи асинхрони ЕМИФ.Серијски медиј је подржан преко две периферне јединице МултиМедиа Цард/Сецуре Дигитал (ММЦ/СД) и три МцБСП-а.

5509А периферни сет укључује спољни меморијски интерфејс (ЕМИФ) који обезбеђује приступ асинхроним меморијама као што су ЕПРОМ и СРАМ, као и брзим меморијама велике густине као што је синхрони ДРАМ.Додатне периферне јединице укључују универзалну серијску магистралу (УСБ), сат реалног времена, надзорни тајмер, И2Ц мулти-мастер и славе интерфејс.Три пуна дуплекс вишеканална баферована серијска порта (МцБСП) обезбеђују интерфејс без лепљења за низ индустријских стандардних серијских уређаја и вишеканалну комуникацију са до 128 одвојено омогућених канала.Побољшани интерфејс порта за хост (ХПИ) је 16-битни паралелни интерфејс који се користи за обезбеђивање приступа хост процесору до 32К бајтова интерне меморије на 5509А.ХПИ се може конфигурисати у мултиплексираном или немултиплексном режиму како би се обезбедио интерфејс без лепка за широк спектар хост процесора.ДМА контролер обезбеђује кретање података за шест независних контекста канала без ЦПУ интервенције, обезбеђујући ДМА пропусност до две 16-битне речи по циклусу.Укључена су и два тајмера опште намене, до осам наменских И/О пинова опште намене (ГПИО) и генерисање такта са дигиталном фазно закључаном петљом (ДПЛЛ).

5509А је подржан од стране награђиваног еКспрессДСП™, Цоде Цомпосер Студио™ интегрисаног развојног окружења (ИДЕ), ДСП/БИОС™, стандарда Текас Инструментс алгоритма и највеће мреже треће стране у индустрији.Цоде Цомпосер Студио ИДЕ садржи алате за генерисање кода укључујући Ц компајлер и визуелни линкер, симулатор, РТДКС™, КСДС510™ драјвере уређаја за емулацију и модуле за евалуацију.5509А такође подржава Ц55к ДСП библиотека која садржи више од 50 основних софтверских кернела (ФИР филтери, ИИР филтери, ФФТ и разне математичке функције), као и библиотеке подршке за чипове и плоче.

ТМС320Ц55к ДСП језгро је креирано са отвореном архитектуром која омогућава додавање хардвера специфичног за апликацију ради повећања перформанси на одређеним алгоритмима.Хардверска проширења на 5509А постижу савршену равнотежу између перформанси фиксне функције са флексибилношћу која се може програмирати, док се постиже ниска потрошња енергије и цена коју је традиционално било тешко наћи на тржишту видео процесора.Проширења омогућавају 5509А да испоручи изузетне перформансе видео кодека са више од половине свог пропусног опсега који је доступан за обављање додатних функција као што су конверзија простора боја, операције корисничког интерфејса, безбедност, ТЦП/ИП, препознавање гласа и конверзија текста у говор.Као резултат, један 5509А ДСП може да напаја већину преносивих дигиталних видео апликација са додатним простором за обраду.За више информација, погледајте ТМС320Ц55к Хардверске екстензије за апликације за слике/видео Референце програмера (број литературе СПРУ098).За више информација о коришћењу ДСП библиотеке за обраду слике, погледајте Референца програмера библиотеке за обраду слике/видеа ТМС320Ц55к (број литературе СПРУ037).


  • Претходна:
  • Следећи:

  • • Процесор дигиталног сигнала ТМС320Ц55к™ са фиксном тачком високих перформанси мале снаге

    − 9.26-, 6.95-, 5-нс Време циклуса инструкције

    − 108-, 144-, 200-МХз такт

    − Једна/две инструкције се извршавају по циклусу

    − Двоструки множитељи [до 400 милиона множења-акумулира у секунди (ММАЦС)]

    − Две аритметичке/логичке јединице (АЛУ)

    − Три интерне сабирнице података/Операнд за читање и две интерне сабирнице података/Операнд за писање

    • 128К к 16-битни РАМ на чипу, који се састоји од:

    − 64К бајтова РАМ-а са двоструким приступом (ДАРАМ) 8 блокова од 4К × 16-бита

    − 192К бајтова РАМ-а са једним приступом (САРАМ) 24 блока 4К × 16-бита

    • 64К бајтова РОМ-а на чипу са једним стањем чекања (32К × 16-Бит)

    • 8М × 16-битни максимални адресабилни спољни меморијски простор (синхрони ДРАМ)

    • 16-битна екстерна паралелна магистрална меморија која подржава било које:

    − Екстерни меморијски интерфејс (ЕМИФ) са ГПИО могућностима и интерфејсом без лепка за:

    − Асинхрони статички РАМ (СРАМ)

    − Асинхрони ЕПРОМ

    − Синхрони ДРАМ (СДРАМ)

    − 16-битни паралелни побољшани интерфејс хост-порта (ЕХПИ) са ГПИО могућностима

    • Програмабилна контрола мале снаге за шест функционалних домена уређаја

    • Логика емулације заснована на скенирању на чипу

    • Периферне јединице на чипу

    − Два 20-битна тајмера

    − Ватцхдог тајмер

    − Шестоканални контролер директног приступа меморији (ДМА).

    − Три серијска порта подржавају комбинацију:

    − До 3 вишеканална баферована серијска порта (МцБСП)

    − До 2 мултимедијска/сигурне дигиталне картице интерфејса

    − Програмабилни генератор такта са фазно закључаном петљом

    − Седам (ЛКФП) или осам (БГА) И/О пинова опште намене (ГПИО) и излазни пин опште намене (КСФ)

    − УСБ порт пуне брзине (12 Мбпс) Славе порт који подржава масовне, прекидне и изохроне преносе

    − Интер-Интегратед Цирцуит (И2Ц) Мулти-Мастер и Славе интерфејс

    − Сат реалног времена (РТЦ) са кристалним улазом, одвојеним доменом сата, одвојеним напајањем

    − 4-канални (БГА) или 2-канални (ЛКФП) 10-битна сукцесивна апроксимација А/Д

    • ИЕЕЕ Стд 1149.1† (ЈТАГ) логика скенирања граница

    • Пакети:

    − 144 терминала ниског профила четвороструког раван пакета (ЛКФП) (ПГЕ суфикс)

    − 179-Терминал МицроСтар БГА™ (Балл Грид Арраи) (ГХХ суфикс)

    − МицроСтар БГА™ без олова са 179 терминала (Мрежа кугличне мреже) (суфикс ЗХХ)

    • 1,2-В језгро (108 МХз), 2,7-В – 3,6-ВИ/Ос

    • 1,35-В језгро (144 МХз), 2,7-В – 3,6-ВИ/Ос

    • 1,6-В језгро (200 МХз), 2,7-В – 3,6-ВИ/Ос

    • Хибридни, електрични и погонски систем (ЕВ/ХЕВ)

    – Систем управљања батеријом (БМС)

    – Уграђени пуњач

    – Вучни претварач

    – ДЦ/ДЦ претварач

    – Стартер/генератор

    Повезани производи