TMS320VC5509AZAY Дигитални процесори и контролери сигнала – DSP, DSC Дигитални процесор сигнала са фиксном тачком 179-NFBGA -40 до 85
♠ Опис производа
Атрибут производа | Вредност атрибута |
Произвођач: | Тексас Инструментс |
Категорија производа: | Дигитални процесори и контролери сигнала - DSP, DSC |
RoHS: | Детаљи |
Производ: | DSP-ови |
Серија: | ТМС320ВЦ5509А |
Стил монтаже: | СМД/СМТ |
Пакет/Кутија: | НФБГА-179 |
Језгро: | C55x |
Број језгара: | 1 језгро |
Максимална фреквенција такта: | 200 MHz |
L1 кеш меморија са инструкцијама: | - |
L1 кеш меморија података: | - |
Величина програмске меморије: | 64 кБ |
Величина РАМ меморије за податке: | 256 kB |
Радни напон напајања: | 1,6 V |
Минимална радна температура: | - 40°C |
Максимална радна температура: | +85°C |
Паковање: | Послужавник |
Марка: | Тексас Инструментс |
Тип инструкције: | Фиксна тачка |
Тип интерфејса: | I2C |
Осетљив на влагу: | Да |
Тип производа: | DSP - Дигитални процесори и контролери сигнала |
Количина фабричког паковања: | 160 |
Подкатегорија: | Уграђени процесори и контролери |
Напон напајања - Макс.: | 1,65 V |
Напон напајања - мин: | 1,55 V |
Тајмери за чување података: | Тајмер за чување |
♠ TMS320VC5509A Процесор дигиталних сигнала са фиксном тачком
Процесор дигиталних сигнала (DSP) са фиксном тачком TMS320VC5509A базиран је на језгру CPU процесора генерације TMS320C55x DSP. Архитектура C55x™ DSP постиже високе перформансе и ниску потрошњу енергије захваљујући повећаном паралелизму и потпуном фокусу на смањење дисипације енергије. CPU подржава унутрашњу структуру магистрале која се састоји од једне програмске магистрале, три магистрале за читање података, две магистрале за писање података и додатних магистрала намењених периферним уређајима и DMA активностима. Ове магистрале пружају могућност обављања до три читања података и два писања података у једном циклусу. Паралелно, DMA контролер може да изврши до два преноса података по циклусу, независно од активности CPU-а.
Процесор C55x пружа две јединице за множење-акумулирање (MAC), свака способна за множење од 17 x 17 бита у једном циклусу. Централна 40-битна аритметичко-логичка јединица (ALU) је подржана додатном 16-битном ALU. Коришћење ALU је под контролом скупа инструкција, што пружа могућност оптимизације паралелних активности и потрошње енергије. Овим ресурсима се управља у адресној јединици (AU) и јединици података (DU) процесора C55x.
Генерација C55x DSP-а подржава скуп инструкција са променљивом ширином бајта за побољшану густину кода. Јединица за инструкције (IU) врши 32-битно преузимање програма из интерне или екстерне меморије и ставља инструкције у ред за програмску јединицу (PU). Програмска јединица декодира инструкције, усмерава задатке ка AU и DU ресурсима и управља потпуно заштићеним цевоводом. Могућност предиктивног гранања спречава испирање цевовода при извршавању условних инструкција.
Функције општег улаза и излаза и 10-битни А/Д претварач обезбеђују довољно пинова за статус, прекиде и битне У/И за ЛЦД екране, тастатуре и медијске интерфејсе. Паралелни интерфејс ради у два режима, било као роб микроконтролера користећи ХПИ порт или као паралелни медијски интерфејс користећи асинхрони ЕМIF. Серијски медији су подржани преко две периферне јединице МултиМедија картице/Секуре Дигитал (ММЦ/СД) и три МцБСП-а.
Периферијски сет 5509A укључује екстерни меморијски интерфејс (EMIF) који омогућава приступ без лепљења асинхроним меморијама попут EPROM и SRAM, као и брзим меморијама велике густине као што је синхрони DRAM. Додатне периферије укључују универзалну серијску магистралу (USB), сат реалног времена, watchdog тајмер, I2C мулти-мастер и slave интерфејс. Три потпуно дуплексна вишеканална баферована серијска порта (McBSP) пружају интерфејс без лепљења разним индустријски стандардним серијским уређајима и вишеканалну комуникацију са до 128 одвојено омогућених канала. Побољшани интерфејс хост-порта (HPI) је 16-битни паралелни интерфејс који се користи за омогућавање приступа хост процесору до 32K бајта интерне меморије на 5509A. HPI се може конфигурисати у мултиплексираном или немултиплексираном режиму како би се обезбедио интерфејс без лепљења широком спектру хост процесора. DMA контролер обезбеђује кретање података за шест независних контекста канала без интервенције CPU-а, обезбеђујући DMA пропусни опсег до две 16-битне речи по циклусу. Такође су укључена два тајмера опште намене, до осам наменских GPIO (опште намене) пинова и генерисање такта дигиталном фазно закључаном петљом (DPLL).
Модел 5509A подржава награђивани eXpressDSP™, интегрисано развојно окружење (IDE) Code Composer Studio™, DSP/BIOS™, стандард за алгоритме компаније Texas Instruments и највећа мрежа трећих страна у индустрији. Code Composer Studio IDE садржи алате за генерисање кода, укључујући C компајлер и визуелни линкер, симулатор, RTDX™, драјвере за емулацију XDS510™ и модуле за евалуацију. Модел 5509A такође подржава C55x DSP библиотека која садржи више од 50 основних софтверских језгара (FIR филтери, IIR филтери, FFT-ови и разне математичке функције), као и библиотеке за подршку чипова и плоча.
Језгро DSP процесора TMS320C55x креирано је са отвореном архитектуром која омогућава додавање хардвера специфичног за апликацију како би се побољшале перформансе на одређеним алгоритмима. Хардверска проширења на 5509A постижу савршен баланс између перформанси фиксних функција и програмабилне флексибилности, уз ниску потрошњу енергије и цену коју је традиционално било тешко пронаћи на тржишту видео процесора. Проширења омогућавају 5509A да пружи изузетне перформансе видео кодека са више од половине свог пропусног опсега доступног за обављање додатних функција као што су конверзија простора боја, операције корисничког интерфејса, безбедност, TCP/IP, препознавање гласа и конверзија текста у говор. Као резултат тога, један DSP процесор 5509A може да покреће већину преносивих дигиталних видео апликација са додатним капацитетом за обраду. За више информација, погледајте TMS320C55x Хардверска проширења за апликације за слике/видео програмере (број литературе SPRU098). За више информација о коришћењу DSP библиотеке за обраду слика, погледајте TMS320C55x Image/Video Processing Library Programmer's Reference (број литературе SPRU037).
• Високоперформансни, нискоенергетски, фиксни тачкасти TMS320C55x™ дигитални сигнални процесор
− Време циклуса инструкције 9,26, 6,95, 5 ns
− Тактна фреквенција 108, 144, 200 MHz
− Једна/две инструкције извршене по циклусу
− Двоструки множитељи [До 400 милиона множења-акумулација у секунди (MMACS)]
− Две аритметичко-логичке јединице (АЛУ)
− Три интерне магистрале за читање података/операнда и две интерне магистрале за писање података/операнда
• 128K x 16-битна РАМ меморија на чипу, састављена од:
− 64 КБ RAM меморије са двоструким приступом (DARAM) 8 блокова од 4 КБ × 16-битних
− 192 КБ РАМ меморије са једним приступом (SARAM) 24 блока од 4 КБ × 16-бита
• 64 КБ ROM меморије на чипу са једним стањем чекања (32 КБ × 16-битна)
• 8M × 16-битни максимални адресабилни екстерни меморијски простор (синхрони DRAM)
• 16-битна екстерна паралелна магистрала меморије која подржава било које од:
− Интерфејс за екстерну меморију (EMIF) са GPIO могућностима и интерфејсом без лепка за:
− Асинхрона статичка RAM меморија (SRAM)
− Асинхрони ЕПРОМ
− Синхрона DRAM меморија (SDRAM)
− 16-битни паралелни побољшани интерфејс хост-порта (EHPI) са GPIO могућностима
• Програмабилна контрола мале потрошње енергије шест функционалних домена уређаја
• Логика емулације заснована на скенирању на чипу
• Периферни уређаји на чипу
− Два 20-битна тајмера
− Тајмер за чување података
− Шестоканални контролер директног приступа меморији (DMA)
− Три серијска порта која подржавају комбинацију:
− До 3 вишеканална баферована серијска порта (McBSP)
− До 2 интерфејса за мултимедијалне/безбедне дигиталне картице
− Програмабилни генератор такта са фазно закључаном петљом
− Седам (LQFP) или осам (BGA) пинова опште намене (GPIO) и један излазни пин опште намене (XF)
− USB порт пуне брзине (12 Mbps) са подређеним портом који подржава групне, прекидне и изохроне преносе
− Интеринтегрисано коло (I2C) интерфејс за више главних и подређених уређаја
−Сат реалног времена (RTC) са кристалним улазом, одвојеним доменом такта, одвојеним напајањем
− 4-канални (BGA) или 2-канални (LQFP) 10-битни сукцесивни апроксимациони A/D
• IEEE Std 1149.1† (JTAG) Логика граничног скенирања
• Пакети:
− 144-терминални нископрофилни четвороструки равни пакет (LQFP) (PGE суфикс)
− 179-Терминални MicroStar BGA™ (низ кугличних мрежних плоча) (GHH суфикс)
− 179-терминални MicroStar BGA™ (низ кугличних мрежних трака) без олова (суфикс ZHH)
• 1,2-В језгро (108 МХз), 2,7-В – 3,6-ВИ/Ос
• 1,35-В језгро (144 МХз), 2,7-В – 3,6-ВИ/Ос
• 1,6-В језгро (200 МХз), 2,7-В – 3,6-ВИ/Ос
• Хибридни, електрични и систем погонског склопа (EV/HEV)
– Систем за управљање батеријама (BMS)
– Уграђени пуњач
– Тракциони инвертор
– DC/DC конвертор
– Стартер/генератор