Високи праг дизајна чипова је „сломљен“ од стране АИ

У последњих неколико година, индустрија чипова је доживела неке занимљиве промене у тржишној конкуренцији.на тржишту ПЦ процесора, дугогодишњи доминантни Интел суочава се са жестоким нападом АМД-а.На тржишту процесора за мобилне телефоне, Куалцомм се одрекао места број један у испорукама пет узастопних квартала, а МедиаТек је у пуном замаху.

Када се конкуренција традиционалних чипова гиганта појачала, технолошки гиганти који су добри у софтверу и алгоритмима почели су да развијају сопствене чипове, чинећи такмичење у индустрији чипова занимљивијим.

Иза ових промена, с једне стране, зато што је Муров закон успорио после 2005. године, што је још важније, брзи развој дигитала изазван захтевом за диференцијацијом.

Чип гиганти обезбеђују да су перформансе чипа опште намене свакако поуздане, а све веће и разноврсније потребе примене аутономне вожње, рачунарства високих перформанси, вештачке интелигенције, итд., поред перформанси у потрази за диференциранијим карактеристикама, технолошки гиганти су имали да започну сопствено истраживање чипова како би консолидовали своју способност да схвате крајње тржиште.

Док се конкурентски пејзаж тржишта чипова мења, можемо видети да ће индустрија чипова увести веће промене, фактори који покрећу све ове промене су веома врућа вештачка интелигенција последњих година.

Неки стручњаци из индустрије кажу да ће АИ технологија донети разорне промене у читавој индустрији чипова.Ванг Бингда, главни директор за иновације компаније Синопсис, шеф лабораторије за вештачку интелигенцију и потпредседник глобалног стратешког управљања пројектима, рекао је за Тхундербирд: „Ако се каже да је чип дизајниран са ЕДА (Елецтрониц Десигн Аутоматион) алатима који уводе АИ технологију, слажем се овом изјавом“.

Ако се АИ примени на појединачне аспекте дизајна чипа, може интегрисати акумулацију искусних инжењера у ЕДА алате и значајно смањити праг дизајна чипа.Ако се АИ примени на цео процес дизајна чипа, исто искуство се може користити за оптимизацију процеса дизајна, значајно скраћивање циклуса дизајна чипа уз побољшање перформанси чипа и смањење дизајна