ЛЦМКСО2-2000ХЦ-4БГ256Ц ФПГА – поље програмабилно поље капија 2112 ЛУТс 207 ИО 3.3В 4 брзине
♠ Опис производа
| Атрибут производа | Вредност атрибута |
| Произвођач: | Решетка |
| Производ Категорија: | ФПГА - поље програмабилних капија |
| РоХС: | Детаљи |
| Серија: | ЛЦМКСО2 |
| Број логичких елемената: | 2112 ЛЕ |
| Број улаза/излаза: | 206 И/О |
| Напон напајања - Мин: | 2.375 В |
| Напон напајања - Макс: | 3,6 В |
| Минимална радна температура: | 0 Ц |
| Максимална радна температура: | + 85 Ц |
| Брзина преноса података: | - |
| Број примопредајника: | - |
| Стил монтаже: | СМД/СМТ |
| Пакет / кућиште: | ЦАБГА-256 |
| Паковање: | Послужавник |
| Марка: | Решетка |
| Дистрибуирана РАМ меморија: | 16 кбит |
| Уграђени блок РАМ - ЕБР: | 74 кбит |
| Максимална радна фреквенција: | 269 МХз |
| Осетљиво на влагу: | да |
| Број блокова логичког низа – ЛАБ: | 264 ЛАБ |
| Радна струја напајања: | 4,8 мА |
| Радни напон напајања: | 2,5 В/3,3 В |
| Врста производа: | ФПГА - поље програмабилних капија |
| Фабричка количина паковања: | 119 |
| поткатегорија: | Програмабилне логичке ИЦ-ове |
| Укупна меморија: | 170 кбит |
| Трговачко име: | МацхКСО2 |
| Јединица тежине: | 0.429319 оз |
1. Флексибилна логичка архитектура
• Шест уређаја са 256 до 6864 ЛУТ4с и 18 до 334 И/Ос Ултра Лов Повер Девицес
• Напредни 65 нм процес ниске снаге
• Само 22 µВ снаге приправности
• Програмабилни диференцијални улаз/излаз ниског замаха
• Режим приправности и друге опције за уштеду енергије 2. Уграђена и дистрибуирана меморија
• До 240 кбита сисМЕМ™ уграђеног блок РАМ-а
• Дистрибуирана РАМ меморија до 54 кбита
• Наменска ФИФО контролна логика
3. Фласх меморија корисника на чипу
• До 256 кбита корисничке флеш меморије
• 100.000 циклуса писања
• Доступно преко ВИСХБОНЕ, СПИ, И2 Ц и ЈТАГ интерфејса
• Може се користити као софт процесор ПРОМ или као флеш меморија
4. Унапред конструисани изворни синхрони И/О
• ДДР регистри у И/О ћелијама
• Наменска логика зупчаника
• 7:1 Геаринг за Дисплаи И/Ос
• Генерички ДДР, ДДРКС2, ДДРКС4
• Наменска ДДР/ДДР2/ЛПДДР меморија са подршком за ДКС
5. Високе перформансе, флексибилни И/О бафер
• Програмабилни сисИО™ бафер подржава широк спектар интерфејса:
– ЛВЦМОС 3.3/2.5/1.8/1.5/1.2
– ЛВТТЛ
– ПЦИ
– ЛВДС, Бус-ЛВДС, МЛВДС, РСДС, ЛВПЕЦЛ
– ССТЛ 25/18
– ХСТЛ 18
– Сцхмитт тригер улази, хистереза до 0,5 В
• И/О подржавају хот соцкетинг
• Диференцијални завршетак на чипу
• Програмабилни режим повлачења или спуштања
6. Флексибилно тактирање на чипу
• Осам примарних часовника
• До два ивична такта за У/И интерфејсе велике брзине (само на горњој и доњој страни)
• До два аналогна ПЛЛ-а по уређају са синтезом фракционих н фреквенција
– Широк опсег улазних фреквенција (7 МХз до 400 МХз)
7. Неиспарљив, бесконачно реконфигурабилан
• Инстант-он
– укључује се у микросекундама
• Сигурно решење са једним чипом
• Програмабилно преко ЈТАГ, СПИ или И2 Ц
• Подржава позадинско програмирање нон-вола
8.плочица меморија
• Опционо двоструко покретање са екстерном СПИ меморијом
9. ТрансФР™ реконфигурација
• Ажурирање логике на терену док систем ради
10. Побољшана подршка на нивоу система
• Ојачане функције на чипу: СПИ, И2 Ц, тајмер/бројач
• Осцилатор на чипу са тачношћу од 5,5%.
• Јединствени ТрацеИД за праћење система
• Једнократни програмирани (ОТП) режим
• Једно напајање са проширеним радним опсегом
• ИЕЕЕ Стандард 1149.1 скенирање граница
• Програмирање унутар система у складу са ИЕЕЕ 1532
11. Широк спектар опција пакета
• Опције пакета ТКФП, ВЛЦСП, уцБГА, цсБГА, цаБГА, фтБГА, фпБГА, КФН
• Опције пакета мале величине
– Само 2,5 мм к 2,5 мм
• Подржана миграција густине
• Напредно паковање без халогена
